DIALOG(R) File 351:Derwent WPI (c) 2004 Thomson Derwent. All rts. reserv.

013389673 \*\*Image available\*\*
WPI Acc No: 2000-561611/ 200052

XRPX Acc No: N00-415920

Plasma display panel driving procedure involves applying pixel data pulse in synchronization with application timing of scan pulse and data pulse corresponding to logic level of pixel data

Patent Assignee: PIONEER ELECTRONIC CORP (PIOE ) Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 2000221941 A 20000811 JP 9926671 A 19990203 200052 B

Priority Applications (No Type Date): JP 9926671 A 19990203

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 2000221941 A 22 G09G-003/28

Abstract (Basic): JP 2000221941 A

NOVELTY - Pixel data pulses with voltage corresponding to logic level of pixel data, is applied to every line in synchronization with the application timing of the scan pulse. Maintenance pulse is also applied to the line electrode to discharge preset light emission cell. Stoppage of scan pulse application is performed, when the logic level of pixel data falls below preset level.

USE - For plasma display panel.

ADVANTAGE - Reduces power consumption, greatly.

pp; 22 DwgNo 1/31

Title Terms: PLASMA; DISPLAY; PANEL; DRIVE; PROCEDURE; APPLY; PIXEL; DATA; PULSE; APPLY; TIME; SCAN; PULSE; DATA; PULSE; CORRESPOND; LOGIC; LEVEL; PIXEL; DATA

Derwent Class: P85; T04

International Patent Class (Main): G09G-003/28

International Patent Class (Additional): G09G-003/20

File Segment: EPI; EngPI

Manual Codes (EPI/S-X): T04-H03B; T04-H03C4

THIS PAGE BLANK (USPTO)

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-221941 (P2000-221941A)

(43)公開日 平成12年8月11日(2000.8.11)

(51) Int.Cl. <sup>7</sup>		識別記号	ΡI		テーマコード( <b>参考</b> )	)
G 0 9 G	3/28		G 0 9 G	3/28	W 5C080	
	3/20	6 1 1		3/20	611A	
		6 2 2			622K	

### 審査請求 未請求 請求項の数9 OL (全 22 頁)


(21)出顧番号 特顧平11-26671 (7	71)出願人 000005016
	パイオニア株式会社
(22)出顧日 平成11年2月3日(1999.2.3)	東京都目黒区目黒1丁目4番1号
(7	72)発明者 徳永 勉
	山梨県中巨摩郡田富町2680番地 パイオニ
	ア株式会社ディスプレーセンター内
(7	72)発明者 三枝 信彦
	山梨県中巨摩郡田富町2680番地 パイオニ
	ア株式会社ディスプレーセンター内
(7	74) 代理人 100079119
	弁理士 藤村 元彦
न	「ターム(参考) 50080 AA05 BB05 DD26 EE29 FF12
	GG12 HH02 JJ02 JJ04
	dere intos 110s 110s

### (54) 【発明の名称】 プラズマディスプレイパネルの駆動方法

### (57)【要約】

【課題】消費電力の低減を図ることが出来るプラズマディスプレイパネルの駆動方法を提供することを目的とする。

【解決手段】1フィールドの表示期間をN個のサブフィールドに分割し、各サブフィールドにおいて、走査パルスを行電極の各々に順次印加して行くと共に上記走査パルス各々の印加タイミングに同期して1行分の画素データ各々の論理レベルに応じた電圧を有する画素データパルス各々を1行分毎に列電極の各々に印加することにより放電セル各々を選択的に放電せしめてこれら放電セル各々を発光セル又は非発光セルのいずれか一方に設定する画素データ書込行程と、サブフィールド各々に対応した回数だけ維持パルスを行電極に印加することにより発光セルのみを上記回数の分だけ放電させる発光維持行程とを実行し、上記画素データ書込行程において、1行分に対応した画素データ各々の論理レベルが全て所定レベルになる行に対応した行電極に対しては走査パルスの印加を停止せしめる。



# 【特許請求の範囲】

【請求項1】複数の行電極と前記行電極に交叉して配列された複数の列電極との各交点にて1 画素に対応した放電セルを形成しているプラズマディスプレイパネルの駆動方法であって、

1フィールドの表示期間をN個のサブフィールドに分割し、前記サブフィールドの各々において、

走査パルスを前記行電極の各々に順次印加して行くと共に前記走査パルス各々の印加タイミングに同期して1行分の画素データ各々の論理レベルに応じた電圧を有する画素データパルス各々を1行分毎に前記列電極の各々に印加することにより前記放電セル各々を選択的に放電せしめて前記放電セル各々を発光セル又は非発光セルのいずれか一方に設定する画素データ書込行程と、

前記サブフィールド各々に対応した回数だけ維持パルス を前記行電極に印加することにより前記発光セルのみを 前記回数の分だけ放電させる発光維持行程と、を実行 し、

前記画素データ書込行程において、1行分に対応した前記画素データ各々の論理レベルが全て所定レベルになる行に対応した前記行電極に対しては前記走査パルスの印加を停止せしめることを特徴とするプラズマディスプレイパネルの駆動方法。

【請求項2】前記画素データの論理レベルに基づいて全ての前記放電セルが前記非発光セルとなる前記サブフィールドを判別しこの判別したサブフィールドでの前記発光維持行程では前記維持パルスの印加を停止せしめることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。

【請求項3】N個の前記サブフィールド群における先頭部のサブフィールドにおいてのみで全ての前記放電セルを放電せしめることにより前記放電セル各々を前記発光セル又は前記非発光セルのいずれか一方の状態に初期化するリセット行程を実行し、

N個の前記サブフィールドの内のいずれか1のサブフィールドでの前記画素データ書込行程において、前記画素データに応じて選択的に前記放電セルを選択放電せしめることにより前記放電セル各々を前記発光セル又は前記非発光セルのいずれか一方の状態に設定せしめることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。

【請求項4】N個の前記サブフィールドの内のM個(2 ≦M≤N)の連続配列されたサブフィールドをサブフィールド群とし、

前記サブフィールド群における先頭部の前記サブフィールドにおいてのみで全ての前記放電セルを放電せしめることにより前記放電セル各々を前記発光セル又は前記非発光セルのいずれか一方の状態に初期化するリセット行程を実行し、

前記サブフィールド群内のいずれか1の前記サブフィー

ルドでの前記画素データ書込行程において、前記画素データに応じて選択的に前記放電セルを選択放電せしめることにより前記放電セル各々を前記発光セル又は前記非発光セルのいずれか一方の状態に設定せしめることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。

【請求項5】N個の前記サブフィールドを、各々が連続配列された複数個のサブフィールドからなるサブフィールド群に分け、

前記サブフィールド群における先頭部の前記サブフィールドにおいてのみで全ての前記放電セルを放電せしめることにより前記放電セル各々を前記発光セル又は前記非発光セルのいずれか一方の状態に初期化するリセット行程を実行し、

前記サブフィールド群内のいずれか1の前記サブフィールドでの前記画素データ書込行程において、前記画素データに応じて選択的に前記放電セルを選択放電せしめることにより前記放電セル各々を前記発光セル又は前記非発光セルのいずれか一方の状態に設定せしめることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。

【請求項6】前記選択放電を生起したサブフィールドの 直後のサブフィールドにおける前記画素データ書込行程 において再び前記選択放電を生起することを特徴とする 請求項3~5に記載のプラズマディスプレイパネルの駆 動方法。

【請求項7】前記サブフィールド群における最後尾のサブフィールドにおいてのみで全ての前記放電セルを非発光セルの状態にする放電を生起させる消去行程を設けたことを特徴とする請求項3~5記載のプラズマディスプレイパネルの駆動方法.

【請求項8】前記リセット行程では、前記放電セル各々をリセット放電せしめて全ての前記放電セル内に壁電荷を形成させることにより全ての前記放電セルを前記発光セルの状態に初期化し、

前記画素データ書込行程では、前記画素データに応じて 選択的に前記放電セルを前記非発光セルの状態に設定せ しめる選択消去放電を生起することを特徴とする請求項 3~5記載のプラズマディスプレイパネルの駆動方法。 【請求項9】前記リセット行程では、前記放電セル各々 をリセット放電せしめて全ての前記放電セル内に壁電荷 を形成させ、その直後に消去放電を生起することにより 前記放電セル各々内に形成された前記壁電荷を消去して 全ての前記放電セルを前記非発光セルの状態に初期化 し、

前記画素データ書込行程では、前記画素データに応じて 選択的に前記放電セルを前記発光セルの状態に設定せし める選択書込放電を生起することを特徴とする請求項3 ~5記載のプラズマディスプレイパネルの駆動方法。

【発明の詳細な説明】

【発明が属する技術分野】本発明は、マトリクス表示方式のプラズマディスプレイパネル(以下、PDPと称する)の駆動方法に関する。

【従来の技術】近年、表示装置の大型化に伴い、薄型の 表示装置が要求され、各種の薄型表示装置が実用化され ている。AC(交流放電)型のPDPは、かかる薄型表 示装置の1つとして着目されている。AC型のPDP は、複数の列電極(アドレス電極)と、これら列電極と 直交して配列されておりかつ一対にて1走査ラインを形 成する複数の行電極対とを備えている。これら各行電極 対及び列電極は、放電空間に対して誘電体層で被覆され ており、行電極対と列電極との交点にて1画素に対応し た放電セルが形成される構造となっている。この際、P DPは放電現象を利用している為、上記放電セルは、" 発光"及び"非発光"の2つの状態しかもたない。そこ で、かかるPDPにより中間調の輝度表示を実現させる べく、サブフィールド法を用いる。サブフィールド法で は、1フィールドの表示期間をN個のサブフィールドに 分割し、各サブフィールド毎に、画素データ(Nビット) の各ビット桁の重み付けに対応した期間長を有する発光 期間を夫々割り当てて発光駆動を行う。 図1は、かかる サブフィールド法を用いて中間調の輝度表示を行うプラ ズマディスプレイ装置の概略構成を示す図である。図1 において、駆動装置100は、入力されたビデオ信号を 1 画素毎に対応したディジタルの画素データに変換し、 この画素データに対応した画素データパルスをPDP1 Oの列電極D<sub>1</sub>~D<sub>a</sub>に印加すると共に、以下に説明する が如き各種の駆動パルスを行電極X<sub>1</sub>~X<sub>n</sub>及びY<sub>1</sub>~Y<sub>n</sub> に印加して発光駆動制御を行う。尚、行電極X及びYは 一対にてPDP10の1行を構成しており、上記列電極 D<sub>1</sub>~D<sub>a</sub>各々に交叉して形成されている。これら列電極 及び行電極対は、図示せぬ誘電体を挟んで形成されてお り、1組の列電極及び行電極対が交差する部分に1つの 画素セルが形成される。図2は、上記駆動装置100に よる1フィールド期間での発光駆動フォーマットの一例 を示す図である。図2に示されるように、1フィールド の表示期間は、サブフィールドSF1~SF4なる4つ のサブフィールドに分割されており、各サブフィールド において、一斉リセット行程Rc、画素データ書込行程 Wc、発光維持行程Ic、及び消去行程Eを夫々実行す る、図3は、これら各行程を実施すべく、駆動装置10 OがPDP10の列電極及び行電極対に印加する各種駆 動パルスの印加タイミング(1サブフィールド内での)を 示す図である。先ず、一斉リセット行程Rcにおいて、 駆動装置100は、図3に示されるが如き負極性のリセ ットパルスRP、及び正極性のリセットパルスRPyを行 電極 $X_1 \sim X_n$ 及び $Y_1 \sim Y_n$ 各々に同時に印加する。これ らリセットパルスRP、及びRPyの印加に応じて、PD P10中の全ての放電セルがリセット放電されて、各放 電セル内には一様に所定量の壁電荷が形成される。これ

により、全ての放電セルは一旦、"発光セル"に初期設定 される。次に、画素データ書込行程Wcにおいて、駆動 装置100は、図3に示されるが如く、各行毎の画素デ ータパルス群DP<sub>1</sub>~DP<sub>n</sub>を順次列電極D<sub>1</sub>~D<sub>n</sub>に印加 して行く。例えば、サブフィールドSF1の画素データ 書込行程Wcでは、PDP10の全放電セル各々に対応 した入力画素データ各々から第1ビット目だけを抽出 し、この第1ビット目の論理レベルに応じた画素データ パルス群DPを、1行分毎に順次列電極D<sub>1</sub>~D<sub>a</sub>に印加 して行く。又、サブフィールドSF2では、PDP10 の全放電セル各々に対応した入力画素データ各々から第 2ビット目だけを抽出し、この第2ビット目の論理レベ ルに応じた画素データパルス群DPを、1行分毎に順次 列電極D<sub>1</sub>~D<sub>a</sub>に印加して行くのである。この際、駆動 装置100は、上記画素データの論理レベルが例えば" 1"である場合には高電圧の画素データパルスを発生し てこれを列電極Dに印加する一方、かかる画素データの 論理レベルが"0"である場合には低電圧(例えば0ボル ト)の画素データパルスを列電極Dに印加する。更に、 駆動装置100は、かかる画素データパルス群DPの印 加タイミングと同一タイミングにて、図3に示されるが 如き負極性の走査パルスSPを発生しこれを行電極Y<sub>1</sub> ~Y』へと順次印加して行く。ここで、上記走査パルス SPが印加された"行"と、高電圧の画素データパルスが 印加された"列"との交差部の放電セルにのみ放電(選択 消去放電)が生じ、その放電セル内に残存していた壁電 荷は選択的に消去される。かかる選択消去放電により、 上記一斉リセット行程Rcにて"発光セル"の状態に初期 化された放電セルは、"非発光セル"に推移する。一方、 上記走査パルスSPと同時に低電圧の画素データパルス が印加された放電セルには上記選択消去放放電が生起さ れず、上記一斉リセット行程Rcにて初期化された状 態、つまり"発光セル"の状態が維持される。次に、発光 維持行程 I cにおいて、駆動装置 100は、図3に示さ れるが如き維持パルス  $IP_X$ 及び  $IP_Y$ を行電極 $X_1 \sim X_n$ 及びY」~Y。に対して交互に印加する。ここで、各サブ フィールド内において維持パルスIPχ及びIPχを印加 する回数(期間)は、各サブフィールドの重み付けに対応 して設定されている。例えば、図2に示されるように、

SF1:1

SF2:2

SF3:4

SF4:8

なる回数(期間)比にて維持パルス  $IP_x$ 及び  $IP_y$ を印加し続けるのである。この際、上記画素データ書込行程W cの終了後、壁電荷が残留したままとなっている放電セル、すなわち"発光セル"のみが、これら維持パルス  $IP_x$ 及び  $IP_y$ が交互に印加される度に放電発光して、上述した如き回数(期間)分だけ発光状態を維持する。次に、消去行程Eにおいて、駆動装置 100は、図3に示され

るが如き消去パルスEPを行電極X1~Xnに印加するこ とにより、全放電セルを一斉に消去放電せしめ、各放電 セル内に残留している壁電荷を消去する。図4は、上述 したサブフィールド法を利用した駆動により、1フィー ルド期間内で実施される発光駆動の全パターンを示す図 である。例えば、放電セルを輝度"8"で表示させるべき 映像信号(画素データ"1110"に対応)が供給された場 合には、サブフィールドSF1~SF4の内のSF4の みで発光を実施させる。具体的には、サブフィールドS F1~SF3各々の画素データ書込行程Wcでは、走査 パルスSPと同時に高電圧の画素データパルスを印加す ることにより選択消去放電を生起させて、放電セル内に 形成されている壁電荷を消去する。これにより、サブフ ィールドSF1~SF3各々の発光維持行程Icでは、 維持パルスIPx及びIPxが印加されているものの、維 持放電は生起されない。 つまり、サブフィールドSF1 ~SF3では非発光状態となる。一方、サブフィールド SF4の画素データ書込行程Wcでは、走査パルスSP と同時に低電圧の画素データパルスを印加する。このよ うに画素データパルスが低電圧であると、例え走査パル スSPが同時に印加されていても、上記選択消去放電は 生起されず、放電セル内に形成されていた壁電荷は残留 したままとなる。これにより、サブフィールドSF4の 発光維持行程 I c では、維持パルス I Px 及び I Py が印 加される度にその印加回数(期間)分、すなわち"8"回 (期間)分だけ発光を伴う維持放電が生起される。従っ て、サブフィールドSF1~SF4なる1フィールドの 期間を通じて"8"なる回数(期間)だけ発光が生じ、輝 度"8"に対応した表示が為されるのである。しかしなが ら、上述した如き駆動方法では、その表示すべき内容に 拘わらず、図3に示されるが如き各種駆動パルスを周期 的に常時印加していなければならないので、消費電力が 高くなるという問題があった。

【発明が解決しようとする課題】本発明は、上記の問題を解決するためになされたものであり、消費電力を低減させることが出来るプラズマディスプレイパネルの駆動方法を提供することを目的とする。

【課題を解決するための手段】本発明によるプラズマディスプレイパネルの駆動方法は、複数の行電極と前記行電極に交叉して配列された複数の列電極との各交点にて1画素に対応した放電セルを形成しているプラズマディスプレイパネルの駆動方法であって、1フィールドの表示期間をN個のサブフィールドに分割し、前記サブフィールドの各々において、走査パルスを前記行電極の各々に順次印加して行くと共に前記走査パルス各々の印加タイミングに同期して1行分の画素データ各々の論理レベルに応じた電圧を有する画素データパルス各々を1行分毎に前記列電極の各々に印加することにより前記放電セル各々を選択的に放電せしめて前記放電セル各々を発光セル又は非発光セルのいずれか一方に設定する画素デー

タ書込行程と、前記サブフィールド各々に対応した回数だけ維持パルスを前記行電極に印加することにより前記発光セルのみを前記回数の分だけ放電させる発光維持行程とを実行し、前記画素データ書込行程において、1行分に対応した前記画素データ各々の論理レベルが全て所定レベルになる行に対応した前記行電極に対しては前記走査パルスの印加を停止せしめる。

【発明の実施の形態】以下、本発明の実施例を図を参照 しつつ説明する。図5は、本発明による駆動方法に基づ いてプラズマディスプレイパネルを発光駆動するプラズ マディスプレイ装置の概略構成を示す図である。図5に 示されるように、かかるプラズマディスプレイ装置は、 プラズマディスプレイパネルとしてのPDP10と、こ れを駆動する各種機能モジュールから構成されている。 PDP10は、アドレス電極としてのm個の列電極 $D_1$ ~D』と、これら列電極各々と交叉して配列されている 夫々n個の行電極 $X_1 \sim X_n$ 及び行電極 $Y_1 \sim Y_n$ を備えて いる。これら行電極X及び行電極Yの一対にて、PDP 10における1行分に対応した行電極を形成している。 列電極D、行電極X及びYは放電空間に対して誘電体層 で被覆されており、各行電極対と列電極との交点にて1 画素に対応した放電セルが形成される構造となってい る。A/D変換器1は、駆動制御回路2から供給される クロック信号に応じて、アナログの入力映像信号をサン プリングしてこれを1画素毎に例えば8ビットの画素デ ータ(入力画素データ) Dに変換し、これをデータ変換回 路30に供給する。データ変換回路30は、かかる8ビ ットの画素データDを14ビットの変換画素データHD に変換し、これをメモリ4、非選択行判別回路51及び 非発光SF(サブフィールド)判別回路52の各々に供給 する。尚、これらデータ変換回路30、非選択行判別回 路51及び非発光SF判別回路52各々の詳細な動作に ついては後述する。メモリ4は、駆動制御回路2から供 給された書込信号に従って上記変換画素データHDを順 次書き込む。かかる書込動作によりPDP10における 1画面 (n行、m列) 分の書き込みが終了すると、メモ リ4は、駆動制御回路2から供給された読出信号に従っ て、この1画面分の変換画素データHD11-nmを各ビッ ト桁毎、すなわち、

DB1<sub>11-na</sub>:変換画素データHD<sub>11-na</sub>の第1ビット目 DB2<sub>11-na</sub>:変換画素データHD<sub>11-na</sub>の第2ビット目 DB3<sub>11-na</sub>:変換画素データHD<sub>11-na</sub>の第3ビット目 DB4<sub>11-na</sub>:変換画素データHD<sub>11-na</sub>の第4ビット目 DB5<sub>11-na</sub>:変換画素データHD<sub>11-na</sub>の第5ビット目 DB6<sub>11-na</sub>:変換画素データHD<sub>11-na</sub>の第6ビット目 DB7<sub>11-na</sub>:変換画素データHD<sub>11-na</sub>の第7ビット目 DB8<sub>11-na</sub>:変換画素データHD<sub>11-na</sub>の第8ビット目 DB9<sub>11-na</sub>:変換画素データHD<sub>11-na</sub>の第9ビット目 DB10<sub>11-na</sub>:変換画素データHD<sub>11-na</sub>の第10ビット目 DB10<sub>11-na</sub>:変換画素データHD<sub>11-na</sub>の第10ビット目 DB11<sub>11-na</sub>:変換画素データHD<sub>11-na</sub>の第11ビット目

DB12<sub>11-na</sub>:変換画素データHD<sub>11-na</sub>の第12ビット目 DB13<sub>11-ng</sub>:変換画素データHD<sub>11-ng</sub>の第13ビット目 DB1411-ng:変換画素データHD11-ngの第14ビット目 の如く分割し、これらDB1<sub>11-ng</sub>、DB2<sub>11-ng</sub>、… 、DB1411-nm各々を1行分毎に順次読み出してアドレ スドライバ6に供給する。駆動制御回路2は、上述した 如く入力された映像信号中の水平及び垂直同期信号に同 期して、上記A/D変換器1に対するクロック信号、及 びメモリ4に対する書込・読出信号を発生する。更に、 駆動制御回路2は、非選択行判別回路51及び非発光S F判別回路52からの各種判別信号を考慮しつつ図6に 示される発光駆動フォーマットに従ってPDP10を駆 動制御すべき各種タイミング信号をアドレスドライバ 6、第1サスティンドライバ7及び第2サスティンドラ イバ8各々に供給する。尚、駆動制御回路2は、図6に 示されるように、1フィールドの表示期間を14個のサ ブフィールドSF1~SF14に分割してPDP10を 駆動制御する。この際、各サブフィールド内では、PD P10の各放電セルに対して画素データの書き込みを行 って"発光セル"及び非発光セル"の設定を行う画素デー 夕書込行程Wcと、上記"発光セル"のみを図6に示され る回数(期間)分だけ放電発光せしめることにより、発光 状態を維持させる発光維持行程 I c とを実施する。又、 先頭のサブフィールドSF1のみで、PDP10の全放 電セル内の壁電荷量を初期化せしめる一斉リセット行程 Rcを実行し、最後尾のサブフィールドSF14のみ で、全放電セル内の壁電荷を一斉に消去する消去行程E を実行する。アドレスドライバ6、第1サスティンドラ イバ7及び第2サスティンドライバ8各々は、これら一 斉リセット行程Rc、画素データ書込行程Wc、発光維 持行程Ic、消去行程E各々での上記動作を実現すべ く、PDP10の列電極D<sub>1</sub>~D<sub>n</sub>、行電極X<sub>1</sub>~X<sub>n</sub>及び Y<sub>1</sub>~Y<sub>n</sub>各々に対して各種駆動パルスを印加する。図7 は、かかる駆動パルスの印加タイミングの一例を示す図 である。先ず、サブフィールドSF1の一斉リセット行 程Rcにおいて、第1サスティンドライバ7及び第2サ スティンドライバ8は、負極性のリセットパルスRPx 及び正極性のリセットパルスRPyを行電極X1~Xn及 びY」~Y」に同時に印加する。これらリセットパルスR P,及びRPyの印加により、PDP10中の全ての放電 セルがリセット放電され、各放電セル内には一様に所定 の壁電荷が形成される。これにより、PDP10におけ る全ての放電セルは、一旦、"発光セル"に初期設定され る。次に、サブフィールドSF1の画素データ書込行程 Wcにおいて、アドレスドライバ6は、上述した如くメ モリから供給されたDB111-na各々の論理レベルに対 応した電圧を有する画素データパルスを生成し、これを 1行分毎に順次列電極D1-aに印加して行く。すなわ ち、先ず、上記DB111-nmの内から第1行目に対応し た分、つまりDB1 $_{11-1m}$ を抽出し、これらDB1 $_{11-1m}$ 

各々の論理レベルに対応したm個分の画素データパルス からなる画素データパルス群DP1」を生成して図7の 如く列電極 D<sub>1-</sub> に同時印加する。次に、DB 1<sub>11-n</sub>の 第2行目に対応したDB121-20を抽出し、これらDB 1,1-2。各々の論理レベルに対応したm個分の画素デー タパルスからなる画素データパルス群DP12を生成し て列電極D<sub>1-</sub>に同時印加する。以下、同様にして、1 行分毎の画素データパルス群DP13~DP1。を順次列 電極D<sub>1-a</sub>に印加して行く。尚、アドレスドライバ6 は、DB1の論理レベルが例えば"1"である場合には高 電圧の画素データパルスを生成し、DB1の論理レベル が"0"である場合には低電圧(0ボルト)の画素データパ ルスを生成するものとする。又、サブフィールドSF2 の画素データ書込行程Wcでは、アドレスドライバ6 は、上述した如くメモリから供給されたDB211-nm各 々から、その論理レベルに対応した電圧を有する画素デ ータパルスを生成し、これを 1 行分毎に順次列電極D 1-aに印加して行く。すなわち、先ず、上記DB211-na の内から第1行目に対応した分、つまりDB211-1点を 抽出し、これらDB211-16各々の論理レベルに対応し たm個分の画素データパルスからなる画素データパルス 群DP2,を生成してこれらを図7の如く列電極D1-。に 同時印加する。次に、DB211-11の第2行目に対応し たDB221-20を抽出し、これらDB221-20各々の論理 レベルに対応したm個分の画素データパルスからなる画 素データパルス群DP22を生成して、これらを列電極 D, に同時印加する。以下、同様にして、1行分毎の 画素データパルス群DP23~DP2nを順次列電極D 1-0に印加して行く。アドレスドライバ6は、サブフィ ールドSF3~SF14各々での画素データ書込行程W cにおいても上述した方法と同様に、DB311-ng~D B14<sub>11-na</sub>各々から画素データパルス群DP3<sub>1-n</sub>~DP 14<sub>1-n</sub>を生成し、これらを 1 行分毎に順次列電極 D<sub>1-m</sub> に印加して行く。ここで、第2サスティンドライバ8 は、上述した如き画素データバルス群DPの各印加タイ ミングと同一タイミングにて、図7に示されるが如き負 極性の走査パルスSPを発生してこれを行電極Y1~Y。 へと順次印加して行く。この際、走査パルスSPが印加 された"行"と、高電圧の画素データパルスが印加され た"列"との交差部の放電セルにのみ放電(選択消去放 電)が生じ、その放電セル内に残存していた壁電荷が選 択的に消去される。つまり、上記変換画素データHDに おける各ピット(第1ビット~第14ビット)の論理レベ ルが、サブフィールドSF1~SF14各々での画素デ ータ書込行程W c において選択消去放電を実施するか否 かを決定しているのである。かかる選択消去放電によ り、上記一斉リセット行程Rcにて"発光セル"の状態に 初期化された放電セルは、"非発光セル"に推移する。 尚、上記高電圧の画素データパルスが印加されなかっ た"列"に形成されている放電セルには放電が生起され

ず、上記一斉リセット行程Rcにて初期化された状態、つまり"発光セル"の状態が維持される。すなわち、各画素データ書込行程Wcの実行により、その直後の発光維持行程 c I において後述するが如く発光を伴う維持放電が生起される"発光セル"と、維持放電が生起されずに非発光のままの"非発光セル"とが、画素データに応じて択一的に設定され、いわゆる各放電セルに対する画素データの書き込みが為されるのである。又、各サブフィールドSF1~SF14各々で実行される発光維持行程 I c では、第1サスティンドライバ7及び第2サスティンドライバ8は、行電極 $X_1$ ~ $X_n$ 及び $Y_1$ ~ $Y_n$ に対して図7に示されるように交互に正極性の維持パルス I  $P_x$ 及び I  $P_y$ を印加する。ここで、各サブフィールドの発光維持行程 I c において印加される維持パルス I  $P_n$ 回数は、

SF1:1 SF2:3 SF3:5

SF4:8 SF5:10 SF6:13

SF7:16

SF8:19 SF9:22

SF10: 25

SF11: 28 SF12: 32

SF13:35

SF14:39

である。かかる維持パルスの印加により、上記画素デー 夕書込行程W c にて壁電荷が残留したままとなっている 放電セル、すなわち"発光セル"は、維持パルス I Px及 びIPyが印加される度に維持放電し、上記回数(期間) 分だけその放電発光状態を維持する。この際、各サブフ ィールドSF1~SF14で実行すべき維持放電の回数 の比を上述した如き非線形 (すなわち、逆ガンマ比率、  $Y = X^{2, 2}$ )にすることにより、入力画素データDの非 線形特性(ガンマ特性)を補正するようにしている。 又、図4に示されるように、最後尾のサブフィールドで の消去行程Eにおいて、アドレスドライバ6は、消去パ ルスAPを発生してこれを列電極D1-mの各々に印加す る。 第2サスティンドライバ8は、かかる消去パルスA Pの印加タイミングと同時に消去パルスEPを発生して これを行電極Yı~Yn各々に印加する。これら消去パル スAP及びEPの同時印加により、PDP10における 全放電セル内において消去放電が生起され、全ての放電 セル内に残存している壁電荷が消滅する。すなわち、か かる消去放電により、PDP10における全ての放電セ ルが非"発光セル"になるのである。ここで、図5の非選 択行判別回路51は、1画面分の上記変換画素データH

D<sub>11-na</sub>に基づき、選択消去放電が生起されない"行"(以 下、非選択行と称する)を判別し、この非選択行各々を 示す非選択行判別信号NSを駆動制御回路2に供給す る。例えば、非選択行判別回路51は、変換画素データ HD<sub>11-na</sub>を各ビット桁毎にDB1<sub>11-na</sub>、DB 2<sub>11-nm</sub>、DB3<sub>11-nm</sub>、・・・・、DB14<sub>11-nm</sub>の如く14 分割して、サブフィールドSF1~SF14各々に割り 当て、各サブフィールド毎に、上記DBにおける第1列 〜第m列各々に対応した1行分のデータビット各々の論 理レベルが全て"0"である"行"を非選択行とするのであ る。尚、この非選択行が存在しない場合には、非選択行 判別回路51は、レベル"0"の非選択行判別信号NSを 駆動制御回路2に供給する。駆動制御回路2は、かかる 非選択行判別信号NSがレベル"〇"である場合には、図 7に示されるが如く、負極性の走査パルスSPを行電極  $Y_1 \sim Y_n$ へと順次印加すべき走査パルスタイミング信号 を第2サスティンドライバ8に供給する。一方、かかる 非選択行判別信号NSが非選択行の存在を示す場合に は、この非選択行に対してのみ、上記走査パルスSPの 印加を停止するようにした走査パルスタイミング信号を 第2サスティンドライバ8に供給する。 図8は、かかる 非選択行が存在する場合における1フィールドでの各種 駆動パルスの印加タイミングの一例を示す図である。図 8においては、変換画素データ $HD_{11-nm}$ の第1ビット 目からなるDB111-10中の第2行目に対応した分、つ まりDB121-20の全ビットが論理レベル"0"であり、 更に、変換画素データHD<sub>11-na</sub>の第2ビット目からな るDB211-nm中の第n行目に対応した分、つまりDB  $2_{n1-nm}$ の全ビットが論理レベル" 0"である場合を示し ている。このように、DB121-2mの全ビットが論理レ ベル"0"であると、アドレスドライバ6は、図8に示さ れるサブフィールドSF1での画素データ書込行程Wc において、全てが低電圧(0ボルト)となる画素データパ ルス群DP12を列電極 $D_{1-m}$ に印加することになる。 又、DB2n1-nmの全ビットが論理レベル"0"である と、アドレスドライバ6は、サブフィールドSF2での 画素データ書込行程Wcにおいて、全てが低電圧(Oボ ルト)となる画素データパルス群DP2 nを列電極D1-0 に印加することになる。この際、画素データパルス群D Pが上述の如く低電圧であると、例え、走査パルスSP が印加されていても、選択消去放電は生起されない。そ こで、非選択行判別回路51にて、第1列〜第m列のい ずれにも選択消去放電が生起されない"行"、すなわち非 選択行を、変換画素データHD11-nmに基づいて予め判 別しておき、この非選択行に対しては、図8のSF1の 第2行目及びSF2の第n行目に示されるように、走査 パルスSPの印加を停止するようにしたのである。よっ て、走査パルスSPの印加を停止した分だけ消費電力が 抑えられるようになる。又、図5の非発光SF判別回路 52は、1画面分の上記変換画素データHD<sub>11-ng</sub>に基

づき、各サブフィールド毎の発光維持行程Icにおい て、1画面分の全ての放電セルが非発光状態となるサブ フィールド(以下、非発光SFと称する)を判別し、この 非発光SFを示す非発光SF判別信号NLを駆動制御回 路2に供給する。尚、この非発光SFが存在しない場合 には、非発光SF判別回路52は、レベル"0"の非発光 SF判別信号NLを駆動制御回路2に供給する。駆動制 御回路2は、かかる非発光SF判別信号NLがレベル" 0"である場合には、図7及び図8に示されるが如く、 正極性の維持パルスIP、及びIP、を交互に行電極X及 びYに印加すべき維持パルスタイミング信号を第1サス ティンドライバ7及び第2サスティンドライバ8に供給 する。一方、かかる非発光SF判別信号NLが非発光S Fの存在を示す場合には、この非発光SFにて示される サブフィールドの発光維持行程 I c に対してのみ、上記 維持パルスIPx及びIPxの印加を停止するようにした 維持パルスタイミング信号を第1サスティンドライバ7 及び第2サスティンドライバ8に供給する。図9は、か かる非発光SFがサブフィールドSF14である場合に おける各種駆動パルスの印加タイミングの一例を示す図 である。このように、非発光SF判別回路52により、 全ての放電セルが非発光となるサブフィールドがSF1 4であると判別されると、第1サスティンドライバ7及 び第2サスティンドライバ8は、図9に示されるが如く サブフィールドSF14の発光維持行程Icに対しての み、維持パルスIPx及びIPxの印加を停止する。よっ て、維持パルスIPx及びIPyを印加しない分だけ消費 電力が抑えられるようになるのである。図10は、図6 に示されるが如き発光駆動フォーマットに基づいて実施 される発光駆動の全パターンを示す図である。図10に 示されるように、サブフィールドSF1~SF14の内 の1つのサブフィールドでの画素データ書込行程Wcに おいてのみで、各放電セルに対して選択消去放電を実施 する(黒丸にて示す)。すなわち、一斉リセット行程Rc の実行によって PDP10の全放電セル内に形成された 壁電荷は、上記選択消去放電が実施されるまでの間残留 し、その間に存在するサブフィールドSF各々での発光 維持行程 I c において発光を伴う維持放電を促す(白丸 にて示す)。つまり、各放電セルは、1フィールド期間 内において上記選択消去放電が為されるまでの間、"発 光セル"となり、その間に存在するサブフィールド各々 での発光維持行程 I c において、図6 に示されるが如き 回数の分だけ発光を繰り返すのである。この際、図10 に示されるように、各放電セルが"発光セル"から"非発 光セル"へと推移する回数は、1フィールド期間内にお いて必ず1回以下となるようにしている。すなわち、1 フィールド期間内において一旦、非"発光セル"に設定し た放電セルを再び"発光セル"に復帰させるような発光駆 動パターンを禁止したのである。よって、画像表示に関 与していないにも拘わらず強い発光を伴う上記一斉リセ

ット動作を図6~図9に示されるように、1フィールド 期間内において1回だけ実施しておけば良いので、コン トラストの低下を抑えることが出来る。又、1フィール ド期間内において実施する選択消去放電は、図10の黒 丸にて示されるが如く1回である為、この選択消去放電 が実施されたサブフィールド、及びそれ以降に存在する サブフィールド各々の発光維持行程Icでは、放電セル は非発光状態となる。よって、非発光SF判別回路52 は、1 画面分の上記変換画素データHD11-nmに基づい て1 画面分の全ての放電セルが非発光状態となる非発光 SFを検出した場合には、この非発光SFにて示される サブフィールドと、それ以降に存在する全てのサブフィ ールド各々とを示す非発光SF判別信号NLを駆動制御 回路2に供給すれば良い。ここで、かかる図10に示さ れるが如き発光駆動パターンによれば、発光輝度比が、 {0, 1, 4, 9, 17, 27, 40, 56, 75, 97, 122, 150, 182, 217, 256} なる15段階の中間調表現が可能になる。ところが、上 記A/D変換器1から供給される画素データDは、8ビ ット、すなわち、256段階の中間調を表現しているも のである。そこで、上記15段階の階調駆動によっても 256段階に近い中間調表示を実現させるべく、図2に 示されるデータ変換回路30によってデータ変換を行う のである。図11は、かかるデータ変換回路30の内部 構成を示す図である。図11において、ABL(自動輝 度制御)回路31は、PDP10の画面上に表示される 画像の平均輝度が所定の輝度範囲内に収まるように、A /D変換器 1 から順次供給されてくる各画素毎の画素デ ータDに対して輝度レベルの調整を行い、この際得られ た輝度調整画素データD<sub>RL</sub>を第1データ変換回路32に 供給する。かかる輝度レベルの調整は、後述するが如く 各サブフィールドでの発光回数の比を非線形に設定して 逆ガンマ補正を行う前に行われる。よって、ABL回路 31は、画素データDに逆ガンマ補正を施し、この際得 られた逆ガンマ変換画素データの平均輝度に応じて上記 画素データDの輝度レベルを自動調整するように構成さ れている。これにより、輝度調整による表示品質の劣化 を防止するのである。図12は、かかるABL回路31 の内部構成を示す図である。 図12において、レベル調 整回路310は、後述する平均輝度検出回路311によ って求められた平均輝度に応じて画素データDのレベル を調整して得られた輝度調整画素データDILを出力す る。データ変換回路312は、かかる輝度調整画素デー タD<sub>BL</sub>を図13に示されるが如き非線形特性からなる逆 ガンマ特性(Y=X2.2) にて変換したものを逆ガンマ変換 画素データDァとして平均輝度レベル検出回路311に 供給する。すなわち、データ変換回路312にて、輝度 調整画素データDalに対して逆ガンマ補正を施すことに より、ガンマ補正の解除された元の映像信号に対応した 画素データ(逆ガンマ変換画素データDァ)を復元する のである。平均輝度検出回路311は、各サブフィール ドでの発光期間を指定する例えば図14に示されるが如き輝度モード1~4の中から、上述の如く求めた平均輝度に応じた輝度にてPDP10を発光駆動し得る輝度モードを選択し、この選択した輝度モードを示す輝度モード信号LCを駆動制御回路2に供給する。この際、駆動制御回路2は、図6に示されるサブフィールドSF1~SF14各々の発光維持行程Icにおいて維持放電する回数、すなわち、各発光維持行程Ic内において印かすべき維持パルスの数を、図14に示されるが如き輝度モード信号LCにて指定されたモードに従って設定する。すなわち、図6に示されている各サブフィールドでの発光回数は、輝度モード1が設定された際における発光回数を示すものであり、仮に輝度モード2が設定された場合には、

SF1:2 SF2:6 SF3:10 SF4:16 SF5:20 SF6:26 SF7:32 SF8:38 SF9:44 SF10:50 SF11:56 SF12:64

SF13:70

SF14:78

なる回数にて、各サブフィールドの発光維持行程 I c に おいて維持放電が実施される。尚、かかる発光駆動にお いても、各サブフィールドSF1~SF14各々での発 光回数の比が非線形(すなわち、逆ガンマ比率、Y=X2.2)に設定されており、これにより入力画素データDの 非線形特性 (ガンマ特性) が補正される。又、平均輝度 検出回路311は、かかる逆ガンマ変換画素データDァ からその平均輝度を求めて上記レベル調整回路310に 供給する。ここで、図11における第1データ変換回路 32は、図15に示されるが如き変換特性に基づいて2 56階調(8ビット)の輝度調整画素データDBLを14 ×16/255 (224/255) にした8ビット (0 ~224)の変換画素データHD。に変換して多階調化 処理回路33に供給する。具体的には、8ビット(0~ 255)の輝度調整画素データD<sub>RL</sub>がかかる変換特性に 基づく図16及び図17に示されるが如き変換テーブル に従って変換される。すなわち、この変換特性は、入力 画素データのビット数、多階調化による圧縮ビット数及 び表示階調数に応じて設定される。このように、後述す る多階調化処理回路33の前段に第1データ変換回路3 2を設けて、表示階調数、多階調化による圧縮ビット数 に合わせた変換を施し、これにより輝度調整画素データ

D<sub>BL</sub>を上位ビット群(多階調化画素データに対応)と下 位ビット群(切り捨てられるデータ:誤差データ)をビ ット境界で切り分け、この信号に基づいて多階調化処理 を行うようになっている。これにより、多階調化処理に よる輝度飽和の発生及び表示階調がビット境界にない場 合に生じる表示特性の平坦部の発生(すなわち、階調歪 みの発生)を防止することができる。尚、下位ビット群 は切り捨てられるので階調数が減少することになるが、 その階調数の減少分は、以下に説明する多階調化処理回 路33の動作により擬似的に得られるようにしている。 図18は、かかる多階調化処理回路33の内部構成を示 す図である。図18に示されるが如く、多階調化処理回 路33は、誤差拡散処理回路330及びディザ処理回路 350から構成される。先ず、誤差拡散処理回路330 におけるデータ分離回路331は、上記第1データ変換 回路32から供給された8ビットの変換画素データHD p中の下位2ビット分を誤差データ、上位6ビット分を 表示データとして分離する。加算器332は、かかる誤 差データとしての変換画素データHD。中の下位2ビッ ト分と、遅延回路334からの遅延出力と、係数乗算器 335の乗算出力とを加算して得た加算値を遅延回路3 36に供給する。遅延回路336は、加算器332から 供給された加算値を、画素データのクロック周期と同一 の時間を有する遅延時間Dだけ遅らせ、これを遅延加算 信号AD1として上記係数乗算器335及び遅延回路3 37に夫々供給する。係数乗算器335は、上記遅延加 算信号AD₁に所定係数値K₁(例えば、"7/16")を乗算し て得られた乗算結果を上記加算器332に供給する。遅 延回路337は、上記遅延加算信号AD1を更に(1水平 走査期間-上記遅延時間D×4)なる時間だけ遅延させ たものを遅延加算信号AD2として遅延回路338に供 給する。遅延回路338は、かかる遅延加算信号AD。 を更に上記遅延時間Dだけ遅延させたものを遅延加算信 号AD<sub>3</sub>として係数乗算器339に供給する。又、遅延 回路338は、かかる遅延加算信号AD2を更に上記遅 延時間D×2なる時間分だけ遅延させたものを遅延加算 信号AD4として係数乗算器340に供給する。更に、 遅延回路338は、かかる遅延加算信号AD2を上記遅 延時間D×3なる時間分だけ遅延させたものを遅延加算 信号AD<sub>5</sub>として係数乗算器341に供給する。係数乗 算器339は、上記遅延加算信号AD3に所定係数値K2 (例えば、"3/16")を乗算して得られた乗算結果を加算器 342に供給する。係数乗算器340は、上記遅延加算 信号AD4に所定係数値K3(例えば、"5/16")を乗算して 得られた乗算結果を加算器342に供給する。係数乗算 器341は、上記遅延加算信号AD5に所定係数値K 4(例えば、"1/16")を乗算して得られた乗算結果を加算 器342に供給する。加算器342は、上記係数乗算器 339、340及び341各々から供給された乗算結果 を加算して得られた加算信号を上記遅延回路334に供

給する。遅延回路334は、かかる加算信号を上記遅延 時間Dなる時間分だけ遅延させて上記加算器332に供 給する。加算器332は、上記誤差データ(変換画素デ ータHD。中の下位2ビット分)と、遅延回路334から の遅延出力と、係数乗算器335の乗算出力とを加算 し、この際、桁上げがない場合には論理レベル"0"、桁 上げがある場合には論理レベル"1"のキャリアウト信号 C<sub>0</sub>を発生して加算器333に供給する。加算器333 は、上記表示データ(変換画素データHDp中の上位6ビ ット分)に、上記キャリアウト信号Coを加算したものを 6ビットの誤差拡散処理画素データEDとして出力す る。以下に、かかる構成からなる誤差拡散処理回路33 0の動作について説明する。例えば、図19に示される が如きPDP10の画素G(j,k)に対応した誤差拡散処 理画素データEDを求める場合、先ず、かかる画素G (j,k)の左横の画素G(j,k-1)、左斜め上の画素G(j-1,k -1)、真上の画素G(j-1,k)、及び右斜め上の画素G(j-1,k+1)各々に対応した各誤差データ、すなわち、

画素G(j,k-1)に対応した誤差データ:遅延加算信号A  $D_1$ 

画素G(j-1,k+1)に対応した誤差データ:遅延加算信号

画素G(j-1,k)に対応した誤差データ:遅延加算信号A

画素G(j-1,k-1)に対応した誤差データ:遅延加算信号

各々を、上述した如き所定の係数値K1~K4をもって重 み付け加算する。次に、この加算結果に、変換画素デー タHD。の下位2ビット分、すなわち画素G(j,k)に対応 した誤差データを加算し、この際得られた1ビット分の キャリアウト信号Coを変換画素データHDo中の上位6 ビット分、すなわち画素G(j,k)に対応した表示データ に加算したものを誤差拡散処理画素データEDとする。 誤差拡散処理回路330は、かかる構成により、変換画 素データHD。中の上位6ビット分を表示データ、残り の下位2ビット分を誤差データとして捉え、周辺画素  $\{G(j,k-1), G(j-1,k+1), G(j-1,k), G(j-1,k-1)\}$ 各々での誤差データを重み付け加算したものを、上記表 示データに反映させるようにしている。この動作によ り、原画素 {G(j,k)} における下位2ビット分の輝度 が上記周辺画素により擬似的に表現され、それ故に8ビ ットよりも少ないビット数、すなわち6ビット分の表示 データにて、上記8ビット分の画素データと同等の輝度 階調表現が可能になるのである。尚、この誤差拡散の係 数値が各画素に対して一定に加算されていると、誤差拡 散パターンによるノイズが視覚的に確認される場合があ り画質を損なってしまう。そこで、後述するディザ係数 の場合と同様に4つの画素各々に割り当てるべき誤差拡 散の係数K<sub>1</sub>~K<sub>4</sub>を1フィールド毎に変更するようにし ても良い。ディザ処理回路350は、かかる誤差拡散処 理回路330から供給された誤差拡散処理画素データE Dにディザ処理を施すことにより、6ビットの誤差拡散 処理画素データEDと同等な輝度階調レベルを維持しつ つもビット数を更に4ビットに減らした多階調化処理画 素データDsを生成する。尚、かかるディザ処理では、 隣接する複数個の画素により1つの中間表示レベルを表 現するものである。例えば、8ビットの画素データの内 の上位6ビットの画素データを用いて8ビット相当の階 調表示を行う場合、左右、上下に互いに隣接する4つの 画素を1組とし、この1組の各画素に対応した画素デー タ各々に、互いに異なる係数値からなる4つのディザ係 数a~dを夫々割り当てて加算する。かかるディザ処理 によれば、4画素で4つの異なる中間表示レベルの組み 合わせが発生することになる。よって、例え画素データ のビット数が6ビットであっても、表現出来る輝度階調 レベルは4倍、すなわち、8ビット相当の中間調表示が 可能となるのである。しかしながら、ディザ係数a~d なるディザパターンが各画素に対して一定に加算されて いると、このディザパターンによるノイズが視覚的に確 認される場合があり画質を損なってしまう。そこで、デ ィザ処理回路350においては、4つの画素各々に割り 当てるべき上記ディザ係数a~dを1フィールド毎に変 更するようにしている。図20は、かかるディザ処理回 路350の内部構成を示す図である。図20において、 ディザ係数発生回路352は、互いに隣接する4つの画 素毎に4つのディザ係数a、b、c、dを発生してこれ らを順次加算器351に供給する。例えば、図21に示 されるように、第j行に対応した画素G(j,k)及び画素 G(j,k+1)、第(j+1)行に対応した画素G(j+1,k)及び 画素G(j+1,k+1)なる4つの画素各々に対応した4つの ディザ係数a、b、c、dを発生する。この際、ディザ 係数発生回路352は、これら4つの画素各々に割り当 てるべき上記ディザ係数a~dを図21に示されるよう に1フィールド毎に変更して行く。 すなわち、最初の第 1フィールドにおいては、

画素G(j,k) : ディザ係数a 画素G(j,k+1):ディザ係数b 画素G(j+1,k):ディザ係数 c 画素G(j+1,k+1):ディザ係数 d 次の第2フィールドにおいては、 画素G(j,k) : ディザ係数b 画素G(j,k+1):ディザ係数a 画素G(j+1,k) : ディザ係数 d 画素G(j+1,k+1):ディザ係数c 次の第3フィールドにおいては、 画素G(j,k) : ディザ係数 d 画素G(j,k+1) : ディザ係数 c 画素G(j+1,k) : ディザ係数b 画素G(j+1,k+1): ディザ係数a そして、第4フィールドにおいては、 画素G(j,k) : ディザ係数 c 画素G(j,k+1) : ディザ係数 d 画素G(j+1,k) : ディザ係数 a 画素G(j+1,k+1) : ディザ係数 b

の如き割り当てにてディザ係数a~dを循環して繰り返 し発生し、これを加算器351に供給する。ディザ係数 発生回路352は、上述した如き第1フィールド〜第4 フィールドの動作を繰り返し実行する。すなわち、かか る第4フィールドでのディザ係数発生動作が終了した ら、再び、上記第1フィールドの動作に戻って、前述し た動作を繰り返すのである。加算器351は、上記誤差 拡散処理回路330から供給されてくる上記画素G(j, k)、画素G(j,k+1)、画素G(j+1,k)、及び画素G(j+1,k +1)各々に対応した誤差拡散処理画素データED各々 に、上述の如く各フィールド毎に割り当てられたディザ 係数a~dを夫々加算し、この際得られたディザ加算画 素データを上位ビット抽出回路353に供給する。例え ば、図21に示される第1フィールドにおいては、画素 G(j,k)に対応した誤差拡散処理画素データED+ディ ザ係数 a 、画素G (j,k+1) に対応した誤差拡散処理画素 データED+ディザ係数b、画素G(j+1,k)に対応した 誤差拡散処理画素データED+ディザ係数c、画素G(j +1,k+1)に対応した誤差拡散処理画素データED+ディ ザ係数 dの各々をディザ加算画素データとして上位ビッ ト抽出回路353に順次供給して行くのである。上位ビ ット抽出回路353は、かかるディザ加算画素データの 上位4ビット分までを抽出し、これを多階調化画素デー タDsとして図11に示される第2データ変換回路34 に供給する。第2データ変換回路34は、かかる多階調 化画素データDsを図10に示されるが如き変換テーブ ルに従って、サブフィールドSF1~SF14各々に対 応した第1~第14ビットからなる変換画素データHD に変換する。尚、多階調化画素データDsは、8ビット (256階調)の入力画素データDを第1データ変換 (図16及び図17の変換テーブル)にしたがって22 4/225にし、更に、例えば誤差拡散処理及びディザ 処理の如き多階調化処理により、夫々2ビット分が圧縮 されて、計4ビット(15階調)のデータに変換された ものである。ここで、変換画素データHDにおける第1 ~第14ビットの内、論理レベル"1"のビットは、その ビットに対応したサブフィールドSFでの画素データ書 込行程Wcにおいて選択消去放電を実施させることを示 すものである。上述した如きデータ変換回路30の動作 によれば、図10に示されるが如き15段階の階調駆動 でも、実際の視覚上における階調表現は256階調に迫 るものとなる。以上の如く、本発明においては、非選択 行判別回路51及び非発光SF判別回路52により、選 択消去放電を生起させない"行"、並びに維持放電を生起 させないサブフィールドを、画素データ(変換画素デー タHD)の段階で判別する。ここで、選択消去放電を生

起させないと判別された"行"に対しては走査パルスSP の印加を停止し、維持放電を生起させないと判別された サブフィールドに対しては維持パルスIPの印加を停止 することにより、消費電力の低減を図るようにしたので ある。尚、上記実施例においては、画素データの書込方 法として、1フィールドの先頭において予め各放電セル に強制的に壁電荷を形成させて全放電セルを"発光セル" に設定しておき、画素データに応じて選択的にその壁電 荷を消去することにより画素データの書込を為す、いわ ゆる選択消去アドレス法を採用した場合について述べ た。しかしながら、本発明は、画素データの書込方法と して、画素データに応じて選択的に壁電荷を形成するよ うにした、いわゆる選択書込アドレス法を採用した場合 についても同様に適用可能である。図22は、かかる選 択書込アドレス法を採用した場合における発光駆動フォ ーマットを示す図である。又、図23は、かかる選択書 込アドレス法を採用した場合に第2データ変換回路34 において用いられる変換テーブル、及び1フィールド期 間内で実施される発光駆動の全パターンを示す図であ る。図22において、先頭のサブフィールドSF14で の一斉リセット行程R c では、第1サスティンドライバ 7及び第2サスティンドライバ8は、図7に示されるも のと同様なリセットパルスRP、及びRPvをPDP10 の行電極X及びYに夫々同時に印加する。これにより、 PDP10中の全ての放電セルをリセット放電せしめ、 各放電セル内に強制的に壁電荷を形成させる。その直後 に、第1サスティンドライバ7は、短パルス幅の負極性 の消去パルスをPDP1Oの行電極 $X_1 \sim X_n$ に一斉に印 加することにより、全放電セル内に形成された上記壁電 荷を消去させる。すなわち、図22に示される一斉リセ ット行程Rcの実行によれば、PDP10における全て の放電セルは非"発光セル"の状態に初期化されるのであ る。一方、画素データ書込行程Wcでは、走査パルスS Pが印加された"行"と、高電圧の画素データパルスが印 加された"列"との交差部の放電セルにのみ放電(選択書 込放電)が生じ、その放電セル内に選択的に壁電荷が形 成される。かかる選択書込放電により、上記一斉リセッ ト行程Rcにて"非発光セル"の状態に初期化された放電 セルは、"発光セル"に推移する。尚、上記低電圧の画素 データパルスが印加された"列"に形成されている放電セ ルには上述のような選択書込放電は生起されず、上記一 斉リセット行程Rcにて初期化された状態、つまり"非 発光セル"の状態を維持する。 すなわち、 画素データ書 込行程Wcの実行により、後述する維持発光行程におい て発光状態が維持される"発光セル"と、非発光状態のま まの"非発光セル"とが、画素データに応じて択一的に設 定され、いわゆる各放電セルに対する画素データの書き 込みが為されるのである。ここで、かかる選択書込アド レス法による発光駆動を実施する場合には、図23に示 されるように、変換画素データHDにおける論理レベ

ル"1"のビットに対応したサブフィールドSFにおいて のみで選択書込放電が実施される(黒丸にて示す)。こ の際、先頭のサブフィールドSF14からこの選択書込 放電が実施されまでの間に存在するサブフィールド各々 の発光維持行程Icでは維持放電が生起されず、この選 択書込放電が実施されたサブフィールド以降に存在する サブフィールド各々の発光維持行程Icでは維持放電が 生起され、その発光状態が維持される(白丸にて示 す)。従って、このような選択書込アドレス法を採用し た場合には、非選択行判別回路51及び非発光SF判別 回路52は、選択書込放電を生起させない"行"、並びに 維持放電を生起させないサブフィールドを、画素データ (変換画素データHD)の段階で判別する。ここで、選択 書込放電を生起させないと判別された"行"に対しては走 査パルスSPの印加を停止し、維持放電を生起させない と判別されたサブフィールドに対しては維持パルスIP の印加を停止することにより、消費電力の低減を図るの である。尚、上記実施例においては、1フィールド期間 内において実施する一斉リセット行程Rcを1回とする ことにより15階調の中間調駆動を行うものであるが、 かかる一斉リセット行程Rcを1フィールド期間内にお いて2回実行することによりその階調駆動数を増やすこ とも可能である。図24及び図25は、かかる点に鑑み て為された発光駆動フォーマットを示す図である。尚、 図24は、画素データ書込方法として前述した如き選択 消去アドレス法を採用した場合、図25は、選択書込ア ドレス法を採用した場合に適用される発光駆動フォーマ ットを夫々示すものである。これら図24及び図25に 示される発光駆動フォーマットにおいても、1フィール ド期間をサブフィールドSF1~SF14なる14個の サブフィールドに分割している。各サブフィールドで は、画素データの書き込みを行って"発光セル"及び非" 発光セル"の設定を行う画素データ書込行程Wcと、"発 光セル"に対してのみ発光状態を維持させる発光維持行 程Icとを実施する。この際、各発光維持行程Icでの 発光回数は、サブフィールドSF1での発光期間を"1" とした場合、

SF1:1

SF2:1

SF3:1

SF4:3

SF5:3

SF6:8

SF7:13

SF8:15

SF9:20

SF10: 25

SF11:31

SF12:37

SF13:48

SF14:50

に設定している。すなわち、各サブフィールドSF1~ SF14の発光回数の比を非線形(すなわち、逆ガンマ 比率、Y=X<sup>2,2</sup>)に成るように設定し、これにより入 力画素データDの非線形特性(ガンマ特性)を補正する ようにしている。更に、これら各サブフィールドの内、 先頭のサブフィールドと、中間のサブフィールドとで一 斉リセット行程Rcを実行する。 つまり、 図24に示さ れるが如き、選択消去アドレス法を採用した際の駆動で は、サブフィールドSF1とSF7とで一斉リセット行 程Rcを実行し、図25に示されるが如き選択書込アド レス法を採用した際の駆動では、サブフィールドSF1 4とSF6とで一斉リセット行程Rcを実行するのであ る。又、これら図24及び図25に示されるように、1 フィールド期間の最後尾のサブフィールド、及び一斉リ セット行程Rcを実行する直前のサブフィールドにおい て、全ての放電セル内に残存している壁電荷を消滅せし める消去行程Eを実行する。図26及び図27は、これ ら図24及び図25に示される発光駆動フォーマットに 基づく発光駆動を行う際に、図11に示される第1デー タ変換回路32において用いられる変換テーブルの一例 を示す図である。第1データ変換回路32は、図26及 び図27の変換テーブルに基づいて、256階調(8ピ ット)の入力輝度調整画素データD<sub>BL</sub>を22×16/2 55(352/255) にした9ビット $(0\sim352)$ の変換画素データHD。に変換して多階調化処理回路3 3に供給する。多階調化処理回路33では、上述と同様 に例えば4ビット分の圧縮処理を行い、5ビット(0~ 22) の多階調化画素データDsを出力する。この際、 図11に示される第2データ変換回路34は、かかる5 ビットの多階調化画素データDsを、図28又は図29 に示されるが如き変換テーブルに従って14ビットの変 換画素データHDに変換する。この際、図28は、画素 データ書込法として上記選択消去アドレス法を採用した 場合、図29は、選択書込アドレス法を採用した場合に 第2データ変換回路34で用いられる変換テーブル及び **発光駆動の全パターンを夫々示す図である。これら図2** 4~図29に示されるが如き駆動を実施すれば、発光輝 度比が、

{0, 1, 2, 3, 6, 9, 17, 22, 30, 37, 45, 57, 65, 82, 90, 113, 121, 1 50, 158, 195, 206, 245, 256}

なる23段階の中間調駆動が可能になる。このように、図24~図29に示されている駆動では、1フィールド期間内におけるサブフィールドを、互いに連続して配置された複数のサブフィールドからなる2つのサブフィールド群に分けている。例えば、選択消去アドレス法を採用した場合には、図24に示されるように、サブフィールドSF1~SF6からなるサブフィールド群と、SF7~SF14からなるサブフィールド群とに分けている。この際、各サブフィールド群の先頭のサブフィール

ドにおいてのみで夫々一斉リセット行程Rcを実行し て、全ての放電セルを"発光セル"(選択消去アドレス法 を採用した場合)又は"非発光セル"(選択書込アドレス法 を採用した場合)の状態に初期化する放電を生起させ る。ここで、各サブフィールド群内において、いずれか 1のサブフィールドの画素データ書込行程Wcにおいて のみで、放電セルを画素データに応じて"非発光セル"又 は"発光セル"に設定する。更に、各サブフィールドでの 発光維持行程 I c において、上記"発光セル"のみをサブ フィールドの重み付けに対応した発光回数だけ発光させ るようにしている。従って、各サブフィールド群内にお いて、一斉リセット動作、選択消去動作(選択書込動 作)は、各1回となる。かかる駆動方法によれば、選択 消去アドレス法の場合には、表示すべき輝度の増加につ れて各サブフィールド群内における先頭のサブフィール ドから順に発光状態となる。一方、選択消去アドレス法 の場合には、表示すべき輝度の増加につれて各サブフィ ールド群内における最後尾のサブフィールドから順に発 光状態となる。尚、上記図10及び図23に示した発光 駆動パターンでは、サブフィールドSF1~SF14の 内のいずれか1の画素データ書込行程Wcにおいて、走 査パルスSPと高電圧の画素データパルスとの同時印加 によって選択消去(書込)放電を生起させるようにしてい る。しかしながら、放電セル内に残留する荷電粒子の量 が少ないと、例え走査パルスSP及び高電圧の画素デー タパルスが同時に印加されても選択消去(書込)放電が正 常に生起されず、放電セル内の壁電荷を消去(形成)でき ない場合がある。この際、例えA/D変換後の画素デー タDが低輝度を示すデータであっても、最高輝度に対応 した発光が為されてしまい、画像品質を著しく低下させ るという問題が生じる。そこで、図30及び図31に示 されるが如き発光駆動パターンを採用して、このような 誤った発光動作を防止するようにしても良い。尚、図3 0は、上記選択消去アドレス法を採用した場合、図31 は、選択書込アドレス法を採用した場合に第2データ変 換回路34で用いられる変換テーブル及び発光駆動の全 パターンを夫々示している。これら図30及び図31に 示される発光駆動パターンにおいては、図中の黒丸にて 示されるが如く、互いに連続した2つのサブフィールド 各々の画素データ書込行程Wcにて、連続して選択消去 (書込)放電を実施するようにしている。かかる動作によ れば、例え、1回目の選択消去(書込)放電で放電セル内 の壁電荷を正常に消滅(形成)させることが出来なくて も、2回目の選択消去(書込)放電により壁電荷の消滅 (形成)が正常に行われるので、前述した如き誤った維持 発光が防止される。尚、これら2回分の選択消去(書込) 放電は、互いに連続したサブフィールドで行う必要はな い。要するに、1回目の選択消去(書込)放電が終了した 後の、いずれかのサブフィールドで2回目の選択消去 (書込)放電を行うようにすれば良いのである。

【発明の効果】以上詳述した如く、本発明においては、選択消去(書込)放電が生起されない非選択行、及び維持放電が生起されないサブフィールド各々を、画素データに基づいて予め判別しておき、かかる非選択行に対しては走査パルスの印加を停止し、維持放電が生起されないサブフィールドに対しては維持パルスの印加を停止するようにしている。よって、本発明によれば、プラズマディスプレイパネルに対する上記走査パルス及び維持パルスの印加を停止した分だけ消費電力の低減を図ることが出来る。

## 【図面の簡単な説明】

【図1】プラズマディスプレイ装置の概略構成を示す図 である。

【図2】16階調の中間調表示を実現する為の発光駆動フォーマットの一例を示す図である。

【図3】PDP10に印加される駆動パルスの印加タイミングの一例を示す図である。

【図4】サブフィールド法による発光駆動パターンの一例を示す図である。

【図5】本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の構成を示す図である。

【図6】図5に示されるプラズマディスプレイ装置における発光駆動フォーマットを示す図である。

【図7】本発明による駆動方法に従ってPDP10に印加される各種駆動パルスの印加タイミングの一例を示す図である。

【図8】本発明による駆動方法に従ってPDP10に印加される各種駆動パルスの印加タイミングの一例を示す図である。

【図9】本発明による駆動方法に従ってPDP10に印加される各種駆動パルスの印加タイミングの一例を示す図である。

【図10】選択消去アドレス法を採用して画素データ書 込を行う際における発光駆動パターンと、この発光駆動 を実施する際に第2データ変換回路34で用いられる変 換テーブルの一例を示す図である。

【図11】データ変換回路30の内部構成を示す図である。

【図12】ABL回路31の内部構成を示す図である。

【図13】データ変換回路312における変換特性を示す図である。

【図14】輝度モードと各サブフィールド毎の発光維持 回数との対応関係を示す図である。

【図15】第1データ変換回路32における変換特性を示す図である。

【図16】図15に示される変換特性に基づく変換テーブルの一例を示す図である。

【図17】図15に示される変換特性に基づく変換テーブルの一例を示す図である。

【図18】多階調化処理回路33の内部構成を示す図である。

【図19】誤差拡散処理回路330の動作を説明する為の図である。

【図20】ディザ処理回路350の内部構成を示す図である。

【図21】ディザ処理回路350の動作を説明する為の図である。

【図22】選択書込アドレス法を採用した際の発光駆動フォーマットを示す図である。

【図23】選択書込アドレス法を採用した際における発 光駆動パターンと、この発光駆動を実施する際に第2デ ータ変換回路34で用いられる変換テーブルの一例を示 す図である。

【図24】選択消去アドレス法を採用した際に、一斉リセット行程Rcを1フィールド内において2回実行するようにした発光駆動フォーマットの一例を示す図である。

【図25】選択書込アドレス法を採用した際に、一斉リセット行程Rcを1フィールド内において2回実行するようにした発光駆動フォーマットの一例を示す図である。

【図26】図24及び図25に示される発光駆動フォーマットに基づく発光駆動を行う際に第1データ変換回路32において用いられる変換テーブルの一例を示す図である

【図27】図24及び図25に示される発光駆動フォー

マットに基づく発光駆動を行う際に第1データ変換回路 32において用いられる変換テーブルの一例を示す図で ある。

【図28】図24に示される発光駆動フォーマットに基づく発光駆動を行う際の発光駆動パターンと、この発光 駆動を実施する際に第2データ変換回路34で用いられる変換テーブルの一例を示す図である。

【図29】図25に示される発光駆動フォーマットに基づく発光駆動を行う際の発光駆動パターンと、この発光 駆動を実施する際に第2データ変換回路34で用いられる変換テーブルの一例を示す図である。


【図30】選択消去アドレス法を採用した際における発 光駆動パターンと、この発光駆動を実施する際に第2データ変換回路34で用いられる変換テーブルの他の一例 を示す図である。

【図31】選択書込アドレス法を採用した際における発 光駆動パターンと、この発光駆動を実施する際に第2デ ータ変換回路34で用いられる変換テーブルの他の一例 を示す図である。


【主要部分の符号の説明】

- 2 駆動制御回路
- 6 アドレスドライバ
- 7 第1 サスティンドライバ
- 8 第2サスティンドライバ
- 10 PDP
- 51 非選択行判別回路
- 52 非発光SF判別回路


【図1】



【図3】




【図2】





【図4】

【図12】




【図5】







【図7】



【図8】




【図9】



【図10】

【図20】

速収制	去	<u> </u>							_																						
Ds	١.						_	HD	)							F S	F 5	17	74- SF	ル	FIZ:	おけ	る発	光星	<b>10</b> /	(9-	シ			元	无 350
0000	1	÷		<del>-</del> -	÷	÷	<del>-</del>		•		<u> 11</u>	12	13	14	بإ	_	_	_	i	ĩ	ő	ï	_ 7		10	11	. 8	12	F 54		度
0001			~	•	-	٠	U		0	0	0	0	0	D	Je	•														D	3:
	١.	'	·	U	U	0	0	E	0	0	0	0	0	0	C	•	•													1:	∠ <sup>351</sup> — 5
0010	0	0	1	D	0	0	0	C	0	0	0	0	0	0	C	0	•													1	ED = + EREV
0011	0	0	0	1	0	D	0	0	0	0	0	0	0	0	lo	· c		,	•											,	(6ピット) 🔭 🦷 🖽
0100	0	0	_0_	0	1	0	0	0	0	0	0	0	0	0	۱.		Ò		ñ	•										1 -	1 11
0101	0	Ð	0	0	0	1	0	0	0	0	0	0	0	0	+-	Ċ			≖.	= .	-				-	_				17	_1 . !!
0110	0	0	0	0	a	O	1	0	0		_	~	^	٥	1						_	_								27	
0111	a	٥	Ô	ň	^	'n	·		-	٠		٠	٠	-	0	_	9 0				0	-								40	ティザ係数 352
1000	,	Ň	^	Ĭ		-	-	'	٠	U	U	U	0	0	Ю	C	) C	) (	Э	0	0	0	•							56	
	,		-	٠	u	U	0	U	1	0	0	0	0	0	၂ဝ	C	· C	•	Э	0	0	0	0	•						75	
1001	0	0	.0	0	0	0	0	_0	0	. 1	0	0	0	0	0	_0	C	) (	<b>C</b>	0	0	0	0	O	•					97	, 1
1010	0	0	0	0	0	0	0	0	0	0	1	0	0	0									0			•		_	_	122	
1011	0	0	0	0	0	0	0	0	0	Đ	0	1	0	0	lo				_	_	ŏ		_	ŏ		ō					
1100	0	0	٥	0	0	0	0	0	٥	0	D	0	1	0	0		_	- 7		_	_	_	_	-	_		-	_		150	l.
1101	0	0	0	0	٥	٥	ß	В	٥	n	'n	^	·	ï	0	_	_		_	_	0	Ξ	Ξ	0	0	0	_	•		182	į.
1110	0	6	n	^	n	'n	^	~	Č	Š					_	_	_	•	_	_	-	_	_	О	0	0	_	0	•	217	']
	Ť	Ť	Ť	<u> </u>	<del>-</del>	<u> </u>	<u>.</u>		-0	<u>.</u>	0	U	0	0	0	<u>_Q</u>	_0	<u> </u>	2 (	<u> </u>	0	0	0	0	0	0	0	0	0	256	s I




黑丸: 遊択消去放電

白丸:発光SF

【図11】

30




【図14】

【図16】

								₹5.
LC 3F1 3F2 SF3 SF4 SF5 SF6 SF7 SF8 SF9 SF10 SF11 SF12 SF13 SF14		AL DOWN		HD <sub>P</sub>	## T	D <sub>B0.</sub>	100	100
	<b>45</b>	60000000	27 (20	50000000	64	01000000	58	000111000
E-F1 1 3 5 8 10 13 16 18 22 25 28 32 35 38	1 1	00000001	ō	00000000	65	81000001	57	00111001
E-F2 2 6 10 18 20 26 32 38 44 50 56 64 70 78	2	00000010	. !	00000001	64 67	01000010	57 58	00111001
	3	00000110	2	00000011	ca.	01000100	59	00111011
E-F3 3 9 15 24 30 39 48 57 66 75 84 95 105 117		69000101	•	00000100	69	01000101	88	00111100
E-F4 4 12 20 32 40 52 64 76 88 100 112 128 140 156	5 6 7	00000110	5	00000101	70	01000110	61 62	00111101
2 10 10 10 100 100 100 100 100	1 2	00001000	8	01100000	71	01000111 01001000	63	B0111111
	8	00001001	i	00000111	73	10010010	84	01000000
	1 10	00001010	8	00901000	74	01001010	65	81909001
	1 11	00001011	. 9	00001001	75 78	01001011 01001100	65 65	01000001
	12	00001100	10	00001011	77	01001101	67	D1000011
	1 14	00001110	12	60001100	78	01001110	68	01000100
_	15	00001111	32	60001101	79	01007111	69	91000101
【図15】	15	0001D000	\$4 14	00001180 00001110	80	01010000 01010001	70 71	01000110
	17	00010001	16	60001111	82	B1910010	72	01001000
	18	00010011	36	00010000	83	010010011	72	81001000
	20	00010100	12	60610001	84	61010100	73 74	01001001
HD <sub>P</sub>	21	00010101	18	90010010 90010011	85 86	01010101	75	01001011
274	22	00019111	20		87	93010111	78	01001100
	23	00011900	21	00010101	88	01011000	27	91901101
208	251	00011001	21	60010101	89	01011001	77	01001101
	2B	00011010	22 23	00010110 00010111	90 91	01011010	79	01001111
112	281	00011100	24	90011000	92	01011100	60	01019000
176	29	00011101	25	60011001	93	01011101	81	01010001
	30	00011110	28 27	00011010 00011011	94 95	01011110	B2 B3	01010010 01010011
160	31	00011111	28	00011100	96	01100000	84	01010100
14	93	00100001	28		97	01100001	85	01010101
	34	00100010	29	00011101	98 99	01100010 01100011	86 88	01010110
178	35	00100011	30 31	\$0011110 \$0011111	100	01100100	87	010101111
/; ; ; ; ; ;	37	00100101	32	00100000	101	01100101	88	01011000
112	38	00100110	33	60100001	102	D1 1001 10	89	01011001
35	39 40	00100111	34 35	00100010 00100011	103	91109111 91101900	90	01011010
	1 41	00101001	36	00100100	105	01101001	92	01011100
80	42	00101010	36	60100100	106	01101018	93	01011101
	43	00101011	37	60100101	107 108	01101011	93 94	01011101
	45	00101100	38 39	00100111	109	01101101	\$5	01811111
44	48	00101110	40		110	01101110	96	01100000
	47	00101111	41	00101001	1113	01101111	97	01100001
x	10	00110000 00110001	42 43	6010101D 60101011	112	01110600	98 99	01100011
	48 50	00110010	43		114	01110010	100	01 (00100
_ <b>**</b>	81	00110011	44	90101100	115	01110011	101	01 (0010)
Du	52	00110100	45	90101101	116	01110100 01110101	101	01100101
0 18.2 38.4 54.6 72.9 91.1 109.3 127.5 145.7 183.9 182.1 200.4 218.6 238.8 255 LABL	53 54	00110191	48 47	60101110	117 118	61110110	103	01100111
	56	00110111	48	60110000	119	01110111	104	01 (01 000
	1 58L	00111000	49	00110001	120	01111000	105	01101001
	67	10011100	50 50	00110010 00110010	121	01111001 01111010	105	01101010
	58 59	00111010	51	00110010	123	01111010	102	91101100
	50	00111100	52	00110100	124	D1111100	108	01101100
	81	00111101	53	00110101	125	D1111103	119	01101101
	52	00111110	54 55	00110110 00110111	126	01111110	1111	01101111
	0.0		تنت					

【図18】




【図17】


198 O-	D <sub>BL</sub>	}	iD <sub>e</sub>	3	) <sub>8).</sub>	1-	D <sub>e</sub>
辉况	1 2 7	拜度	07	(1)	B 1	旗度!	0~~
328 329		312	01110000	192	110000000	188	10101000
130	(	113	01110001	193	11900001	168	10101001
131	10000018	114	01110010	194	11000010	170	10101010
132	10000106	115	01110011	195	11000011	173	10101011
133		116	01110011	188	11000100	172	10101100
134	10000110	117	0010110	197	11000101	173	10101101
135	11100001	118	0110110	198	11000110	173	10101101
136	10001000	119	01110111	200	00010011	178) 175	10101110
137	1001001	120	01111000	201	11001000	176	10101111
138	10001010	121	01111801	202	11001010	177	10110000
₹38	10001011	122	01011110	203	11001011	178	10110010
140	10001100	122	01111010	204	11001100	179	10110011
141	10001101	123	01111011	205	11001101	180	10110160
143	10001110	124	01111100	206	110011101	180	10110100
144	13010000	128	01111101	207	11001111	181	10110203
145	10010001	127	01111110	208	11010000	182	10110110
146	10010010	128	19000000	209	11010001	183	10110111
147	10010011	129	10000001	211	11010010	184 185	10111000
148	10010100	130	10000010	212	11010100	186	10111861
149	10010101	130	10000010	213	11010101	1871	10111011
150	10010110	131}	10000011	214	11010110	1871	10111011
151	10010133	132	10000100	215	11010133	1881	10111100
153	10011000	133	10000101	218	11011000	189	10111101
154	10011001	134	10000110	217	11011001	190	10111110
155	10011011	136	10000111	218	11011010	191	10111111
156	10011100	337	10001001	219	11011051	192	119000000
157	10011101	137	10001001	221	11011100	193	11000001
158	10011110	138	100010101	222	110111101	195	110000010
159	10011111	139	10001011	223	11011111	195	11000071
160	10100000	140	10001100	224	11100000	1961	11000100
162	10100001	741	10001101	225	11380001	197	11600101
163	101000101	142	10001110	228	11100010	192	110001101
184	10100100	143	30001111	227	111000111	189	11000111
185	10100101	144	10010000	228	11100100	200	110010001
186	10100110	145	10010081	230	11100111	201	11001001
167	10100111	145	100:00:0	231	11100111	202	110010101
168	10101000	147	10010011	232	11101000	203	110010101 11001011
189	10101001	148	10010100	2331	11101003	204	11001100
170	10101018	144	10010101	234	31101010	205	11001101
171 172	101010111	138	10010110	233	11101011	203	11001110
173	10101101	151	100101111	236	01101100	207	11001111
174	10101118	152	10010711	237	11101103	208	110100001
175	10101111	153	10011001	239	111011101	209	11010001
178	10110000	154	10011010	240	11110000	209	11010001
177	10110001	155	1001(011)	241	11110001	2111	110100101
178	10113018	156	10011100	242	11110010	212	11010100
179	10110011	357	100111001	243	11110011	213	11010(0)
180	10110100	168	10011110	244	11110100	214	11010110
182	10110101	158	10011110	245	11110101	235	11010111
183	10110111	160	10100000	248	11110110	216}	11011000
184	18111090	161	10100001	247	11110111	516	11011001
185	10111001	182	10100010	248	111111111111	217}	11011010
188	10171010	183	1000010	250	11111001   11111810	218	11011010
187	10111011	184	10100100	251	13311088	219	11011011
188	100111101	183	10100101	262	11111180	221	11011101
189	18111101	166	10100101	253	11111121	222	110111101
	3537746165	166	(0100110				
190 191	101111101	167	101001101	254 255	111111101	223}	7/01/11/1

# $G(j-1, k-1) \qquad G(j-1, k) \qquad G(j-1, k+1)$ $G(j, k-1) \qquad G(j, k)$


【図21】



【図22】



【図24】



【図23】


1.34	10.5	

Ds	ł						Н	D										17	4-1	47	tit	163	光	医数/	19-	ーシ			竞先
	14	13	12	11	10	_9	8	7	6	5	4	3	2	1	SF	5F 13	5F	35	5.F	5F	SF	5F	SF	SF	SF	SF	3F	SF	舜度
0000	0	0	0	0	0	0	0	0	0	0	0	0	0	0	17		_,_						-	-	_4_			_1_	-
0001	0	0	0	0	0	0	0	0	D	0	0	0	0	1														_	0
0010	0	0	0	0	0	0	0	0	0	О	0	0	1	0													_	-	Ι'.
0011	0	0	0	0	0	0	0	O	٥	0	0	3	0	0	ĺ											•	~	ŏ	4
0100	0	0	0	0	0	0	0	0	D	0	1	0	0	0											_	_	_	0	9
0101	0	0	0	0	0	0	0	0	<u> </u>	Ť	ò	÷	÷	÷	H	-								_	÷	ŏ		0	17
0110	0	0	0	0	0	0	n	0	1	'n	0	o	n	D									_	•	0	0	0	0	27
0111	0	0	0	D	0	n	n	1	'n	۸	0	0	-	_								_	•	Ó			-	0	40
1000	0	à	Ď	n	ň	'n	1	'n	۰	^	٨	n	0	0							_	•	0		0	0	0	0	56
1001	0	0	o	0	0	•	'n	٥	0	0	Ĭ	Ĭ	0	0						_	•	0	_	0	О	0	0	0	75
1010	0	n	'n		÷	<del>'</del> -	0	÷	0	0	0	0	0	0						•	0	0	<u>0</u>	<u>_</u>	<u>o</u>	<u>o</u>	0	의	97
1011	0	0	n		,	۰	0	0	0	0	0	0	0	0					•	0	0	0	О	0	0	0	0		122
	-	•		1	0	U	0	U	0	0	0	0	0	Q				•	0	0	0	0	0	0	0	0	0	0	150
1100	0	0	1	D	0	0	O	D	0	0	0	0	0	٥١			•	0	0	0	0	0	0	0	0	0	0	ol	182
1101	0	1	ď	Ü	0	0	0	0	0	0	0	0	0	0		•	0	0	0	0	٥	0	0	0	0	0	0	οl	217
1110	1	0	D	0	0	0	0	0	0	0	0	0	0	0	•	О	0	0	0	0	0	0	0	0	0	0	0	ol	258

黑丸: <u>超択</u>含込放電 白丸: 発光

【図25】

[選択書込]




【図28】

黒丸:選択消去放電 ウカ・数:3 【図26】

【図27】

	D <sub>in.</sub>		HD <sub>p</sub>		Des		HD <sub>p</sub>		) <sub>B</sub>		ID <sub>P</sub>		, par		De
邦東	00000000	母菜	000000000	23 HZ	01000000	西 田 田	001011000	73 E	0 ~ 7		0 ~ 8	現技	0 ~~ 7 11000000	265	100001001
1 1	00000000	. ที	000000000	65	01000001	B9	001011001	128	10000001	178	010110000		11000001	266	100001010
i	01000000	<u>2</u> }	010000000	66	01000010	91	001011011	130	10000010		010110011	194	I 1000010	267	100001011
3	00000011	3	000000011	57	01000011	92	001011100	131	10000011	180	010110100		11000011	259	100001101
4	00000100	4	000000100	68 69	01000188	93 95	001011101	132	10000100	152	010110110	196 197	11000100	270 271	100001111
5	00000110	5	000000101	70	01000110		001100000	133	10000101	183 184	010/11000		11000110		100010001
1 3	00000111	8	000001000	71	01000111	98	001100910	135	10000111	188	010111010		11000111	274	100010010
s s	00001000	9	000001001	72	01001000		001100011	136	10001000	187	010111011	200	11001000	276	100010100
9	00001001	121	000001071	73	01001001	100	001100100	137	10001001	189	010111101	201 202	11001001	217 278	100010101
10	00001810	12	000001101	74 75	01001010 01001011	103	001100111	138 139	10001010	190	010111110	203	11001011	280	100011000
12	00001011	15	000001111	76	01001100	104	001101000	140	19001100	193	011000001	204	11001100	281	100011001
13)	00001101	16	000010000	77	01001101	106	001101010	161	10001101	194	011000010	205	11001101	282	100011010
14	00001110	17	000010001	78	01001110	107	001101011	142	10001110		011000100		11001110	284 285	100011101
15	00001111	19	000010011	79 80	01001111 01010000	109	001151101	143 144	10001111	197 198	011000110		11001111		100011111
16	00010000	20 22	000010100		D1010001	111	001101111	145	100010001	200	011001000		11010001	288	100100000
19	00010010	23	000010111	82	01010010	113	001110001	146	10010010	201	011001001	210	11010010		100100001
13	00010011	24	000011000	83	01010011	114	001110010	147	10010011	202	011001010		11010011	291	100100011
20	00010100	26	000011010		01010100	115	001110011	148	10010100		011001100	212	11010100	292 294	100100100
21	00010101	27	000011011	85	D1010101 D1010110	117	001110101	149 150	10010101	205 207	011001101	214	11610110		1001001111
22 23	00010110	28 30	000011100		81010111	120	001111000	151	10010111	208	011010000		11010111	296	100101000
24	20011000		000011111	88	01011000	121	001111001	152	10011000	209	011010001	216	11011000		100101010
25	00011001	33	000100001	89	01011001	122	001111010	153	10011001	213	011010011	217 218	11011001	299 300	100101011)
25	00011010	34	000100010	90	01011010	124 125	001111100	154 155	10011010	212	011010100		11011011	302	100101110
27	00011071	35 36	000100011	81 82	61011190	126	001111110	156	10011100	215	011010111		11011100	303	100101111
28 29	00011101	36	000100100	93	01011101	128	010000000	157	10011101	216	011021001	221	11011101	305	100110001
304	60011110	37	000100101	94	01011110	129	010000001	158	10011110		081011010		11011110	306 307	100110010
31	00011111	38	000100110	96	01011111	131	010000011	159 150	10077111	219 220	031071011		11011111		100110101
32	00100000	40	000101000	96 97	01100000 01100001	132	010000100 910000101	181	10100000	222	011011110		11100001	310	100110110
33 34	00100001	41	100101000	94	01100010	135	010000111	1 182	10100010	223	011011111	226	11100010		100110111
35	00100011	14	000101100	99	01100011	136	010001000	J 163	10100011	225	011100001		11100011	313	100111001
26	00100100	45	000101101	190	01100100	138	010001010	154	10100100	226 227	011100010	228 229	11100100	318	100111100
37	00100101	48	000101110	101	011 <b>0</b> 0101 01100110	139	010001011	165 166	19190110		011100101		11100110		100111101
38 39	90100110 90100111	48 49	000110000	102	01100117	142	010001110	1 187	10100111	230	011100110	231	11100111	318	100111110
39	0010111	50	000110010	104	01101000	143	010001111	168	10101000		011100111	232	11101000		101000000
41	00101001	51	000110011	105	01181007	144	D10010000	189	10101001	293	011101001		11101001	321	101000001
42	00101010	52	000110100		01101010	148	010010010	170 171	10101010	234 236	011101010 001101100		11101011	324	101000100
43	00101011	53	000110101	107	01181011	147	010010011	172	10101100		01 1101 101	236	01101100	325	101000101
44 45	00101100	55 58	000110111		01101100	150	010010110	173	10101101	238	011101110	237	(1(01101	327	1010001111
48	00101110		000111001	110	01101110	151	010019111	174	10101110	240	011110000		11101110 11101111	32B 329	101001000
47	00101111	59	000117011	111	01101111	183	010011001	175 176	10101111	241 242	011110010		£1110000		101001011
48	00110000	60	000111100		01110000	154 155	010011010	1 177	10110001	244	011110100		11110001	332	101001100
49	00110001	62 63	000111110		01118681	157	010011101	178	10110010	245	011110101	242	11110010	334	101001110
50 51	00110010	54	01000000		01:10011	158	D10011110	179	10110011	247	011110111		11110011	335 336	101001111
52	00110100	66	0010000010	175	01110100	160	010100000	180	10110100	248 249	011111000 011111001			336	101010000
53(	00110101	67	001000011	117	01110101	161	010100001	181 182	10110101	251	011111011		11110110	339	101010011
54	00110110		001000101	118	01110110	162 164	010100010	183	10110111	252	011111100	247	11110111	340	101010100
\$5	00110111	70 71	001000110	118	01111000		010100100	184	10111000	253	011111101	248	11111000	342	101010110
58 57	00111000	1 /3	001001001	121	01111001	167	010100111	185	10111001	255 256	100000000	249 250	1111100		101011111
58	00111010	74	001001010	122	01111010	168	010101000	186 187	10111010	258	100000000		11111011	256	101011010
59	00111011	)5	901001011	123	01111011	189 171	010101001 010101011	188	10111100	259	100000011	252	11111190	347	101011011
80	00111100	77	001001101	124 125	00111100	172	0101011100	189	10111101	260	100008100	253	11111101	349	101011101
61 62	00111101		001010000	126	01111110		010101101	190	10111110	262 263	100000110		111111110		101011110
63	00111111	a a	001010001	127	01111111	175	010101111	197	10311111	1 100	70000111	,			

【図29】



【図30】

退択河	法]																												
Ds							нτ	,							Τ		1	フィ	—л	FIL	tis	<del>گ</del> ۇ	光取	T)/	19-	<u>ー</u>		_	免光
L_	1	2	3	4	3	8	7	8	9	10	11	12	13	14	SF	SF	SF	SF	Si	SF	SF	5F	SF	SF	SF	SF		SF	超度
0000	1	1	0	0	0	0	0	0	0	0	0	0	D	٥		à								10	_!1	12	13	_14	0
0001	0	1	1	9	0	0	0	0	0	0	0	Ð	0	O	آما		•												
0010	0	0	1	1	0	0	0	0	0	0	0	0	0	0	10	0	-	•											l :
0011	0	0	0	1	1	0	Q	0	٥	0	a	0	D	0	0	o	ā	_	_										1
0100	0	0	0	0	1	1	0	0	0	0	D	n	0	0	١٥	ŏ	~	ō	_	_									9
0101	0	0	0	٥	0	1	1	0	0	0	0	Ť	ō	Ť	ŏ	ŏ	ŏ	ŏ	_~		_								17
0110	0	0	0	0	0	0	1	1	0	0	0	0	0	a	0	ŏ	ŏ	ö	_		-	_							27
0111	0	0	0	D	0	0	0	1	1	O	ō	n	0	0	۵	0	Ö	0	0		~	-	_						40
1000	0	0	0	0	0	o	0	o	1	1	0	٥	a	D	0	õ	0	0	Ξ	Ξ	0	_	-	_					56
1001	0	0	0	0	0	٥	Ď	ñ	'n	•	•	ō	0	0	0	0	_	_	0	0	0	0	•		_				75
1010	0	0	0	0	ō	0	'n	÷	÷	÷	÷	<del>-</del>	÷	÷	6	ö	٥.	9	<del>-</del>		0	<u> </u>	0	-	•			_	97
1011	0	0	0	0	0	0	0	ā	'n		'n	;	•	0.	ΙΞ		0	ŏ	_	_	0	Ô	0	0	•	•			122
1100	D	0	0	۵	D	Ď	'n	'n	ň	~	~	,	'		0	0	0	0	0	0	0	0	0	O	0	•	•		150
1101	٥	'n	n	n	n		Š	,					'	1	0	0	0	0	0	0	0	0	0	О	0	0	•	•	182
1110	-	0	0	0	0	0	0		~		٥	0	0	1	0	0	0	Ō	0	0	0	0	О	0	0	0	0	•	21/
		<u> </u>	<u> </u>	~	<u> </u>	<u>.</u>	<u>.</u>	0	0	0_	<u>•</u>	0	0_	0	0	0	0	<u>0</u>	0	<u>0</u>	0	0	0	0	0	0	0	0	258

県丸:選択消去放電 白丸:発光

【図31】

ar:	152.																												
De							F	iD		-		_			Τ	_		15	74-	ルド	-#	ける	充光		19			_	発光
_	14	13	12	11	10	9	8	,	8	6	4		2	,	9F				F SF	51	SF	S.F	5	SF	5.F	SF	8F	8F	建度
0000	0	0	0	0	0	0	0	0	0	0	0	0	0	0	۳					•					_				
0001	Q.	0	C	0	0	0	0	D	0	0	0	O	a	1	ļ													_	l °
0010	0	D	0	D	0	0	Ð	n	n	0	n	0	-	·	I												_	•	יו
0011	0	٥	0	۵	٥	ñ	'n	۸	٥	0		٠		0	Ĺ											_	•	•	4
0100	٥	0	0	0	۰	۰	n	~	٠	•					ı											•	•	0	9
0101	1	÷	÷	÷	÷	÷	<u> </u>			0		_'	_0	_ 0_	ļ	_	-	_								•	0	0	17
	ł .	-	0	0	0	0	0	0	0	1	1	D	0	0	1									•	•	0	0	O	27
0110	0	0	0	0	D	C	0	0	1	1	0	0	0	0									•	•	0	0	0	0	40
0111	ı۰	0	0	0	0	0	0	1	1	0	0	0	0	Đ	İ									0	a	O	o	0	56
1000	0	0	0	0	0	0	1	1	0	0	0	0	0	0	ı							•					ō		75
1001	0	0	0	0	0	1	1	0	0	0	0	0	0	0	l						_						ŏ		
1010	0	0	0	0	1	1	0	Ô	-0	0	0	0	0	0	-				_	-	ō						ö		97
1011	0	0	0	1	ı	0	0	0	۵	0	0	Ď	n	0	1			_		_	_								122
1100	0	0	1	1	n	n	ū	ň	•		0	ō	ů		ĺ		_										0		150
1101	٥	,	·	'n	,	Ň		~	,			٠	Ţ	0		_	_		0								0		182
		:		,			0	U	v	U	U	0	0	٥		•	•	O	0	0	0	0	0	0	0	О	0	0	217
1110	•		U	U	a .	_U	0	0	0	0	0	0	0	0			0	0	0	O	0	0	0	0	$\circ$	$\circ$	$\circ$	$\alpha$	250

黑丸:選択書込放電 白丸:発光